PATENT ABSTRACTS OF JAPAN

(71)Applicant:

(72)Inventor:

(11)Publication number:

2000-277380

(43)Date of publication of application: 06.10.2000

(51)Int.CI. H01G 4/38 H01G 4/12

(21)Application number: 11-081134 (22)Date of filing:

MATSUSHITA ELECTRIC IND CO LTD

YAMASHITA YUKIHITO


(54) MULTI-LAMINATED CERAMIC CAPACITOR

25.03.1999

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a highly reliable multi-laminated ceramic capacitor by ensuring reliability on connection between internal electrodes and external electrodes, preventing shorting between neighboring outer electrodes, preventing penetration of plating solution from the spacing between effective layers and inner electrodes, and preventing degradation of insulating resistance in each laminated ceramic capacitor element.

SOLUTION: This multi-laminated ceramic capacitor is constituted by integrating a plurality of laminated ceramic capacitors 11a-11d in a parallel direction with a prescribed mutual distance in a single laminate, wherein inner electrodes 4a integrated in the same plane in a parallel direction and each having a constricted part 5a and a dielectric ceramic layer which serves as an effective layer are alternately laminated with each other repeatedly to form a plurality of layers. Here, the inner electrodes 4a are arranged zigzag at every other location alternately in the longitudinal direction, and every other edge of the constricted part 5a of the inner electrode 4a is exposed alternately on an opposed outside surface 9 of the laminate, respectively, while a plurality of pairs of outer electrodes 10a are formed to electrically connect the exposed edges so as to cover the exposed edges as a whole.



LEGAL STATUS

[Date of request for examination]

05.07.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開2000-277380 (P2000-277380A)

(43)公開日 平成12年10月6日(2000, 10.6)

(51) Int. C1. 7

識別記号

FΙ

テーマコート* (参考)

H01G 4/38

4/12

3 4 6

H01G 4/38

A 5E001

4/12 346 5E082

審査請求 未請求 請求項の数9

OL

(全9頁)

(21)出願番号

特願平11-81134

(22) 出願日

平成11年3月25日(1999.3.25)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 山下 由起人

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100097445

弁理士 岩橋 文雄 (外2名)

最終頁に続く


(54) 【発明の名称】多連型積層セラミックコンデンサ

(57) 【要約】

内部電極と外部電極との接続の信頼性を確保 し、隣合う外部電極どうしの短絡を防止し、有効層と内 部電極との隙間からメッキ液の浸入を防ぎ、各積層セラ ミックコンデンサの絶縁抵抗の劣化を防止した信頼性の 高い多連型積層セラミックコンデンサを提供することを 目的とするものである。

【解決手段】 同一平面に複数の並設したクビレ部5 a を有する内部電極4aと、有効層としての誘電体セラミ ック層を交互に複数層積層し、単一素体内部に並列方向 に所定間隔を置いて複数個の積層セラミックコンデンサ 11a~11dを並設した多連型積層セラミックコンデ ンサにおいて、前記内部電極 4 a を一個おきにその長手 方向に千鳥状に配置すると共に、内部電極4 a のクビレ 部5aの端部を一個おきに交互に素体の相対向する外側 面9にそれぞれ露出させ、露出させた端部全体を覆うよ うにして電気的に接続する複数対の外部電極 1 0 a を形 成する。

ふ クビレ部



40

【特許請求の範囲】

【 請求項1 】 同一平面に複数の並設したクビレ部を有 する内部電極と有効層としての誘電体セラミック層を交 互に複数層積層し、単一素体内部に並列方向に所定間隔 を置いて複数個の積層セラミックコンデンサを並設した 多連型積層セラミックコンデンサにおいて、前記内部電 極を一個おきにその長手方向に千鳥状に配置すると共 に、内部電極のクビレ部の端部を一個おきに交互に素体 の相対向する外側面にそれぞれ露出させ、露出させた端 部全体を覆うようにして電気的に接続する複数対の外部 10 電極を形成した多連型積層セラミックコンデンサ。

【請求項2】 外部電極と接続する内部電極のクビレ部 の幅寸法を、素体内部に形成した内部電極の幅寸法より 狭くした請求項1に記載の多連型積層セラミックコンデ ンサ。

【請求項3】 外部電極の幅を素体の外側面に露出させ た内部電極のクビレ部の幅より広く形成した請求項1ま たは請求項2に記載の多連型積層セラミックコンデン サ。

【請求項4】 同一平面に複数の並設した内部電極と有 20 効層としての誘電体セラミック層を交互に複数層積層 し、単一素体内部に並列方向に所定間隔を置いて複数個 の積層セラミックコンデンサを並設した多連型積層セラ ミックコンデンサにおいて、前記内部電極を一個おきに その長手方向に千鳥状に配置すると共に、内部電極の一 方の端部を一個おきに交互に素体の相対向する外側面に 露出しない程度まで接近させ、素体の外側面から内部電 極の端部と交差する切込溝を加工し、この切込溝の内面 に前記内部電極の端部と電気的に接続するように外部電 極を形成した多連型積層セラミックコンデンサ。

【請求項5】 各内部電極の一方の端部に引出部を設 け、この引出部を介して内部電極を素体外側面に露出さ せ、その露出部に対し外側面から内部電極と交差するよ うに切込溝を設け、この切込溝の内面に内部電極の端部 と電気的に接続する外部電極を形成した請求項4に記載 の多連型積層セラミックコンデンサ。

【請求項6】 切込溝の幅を、内部電極の引出部より広 くまた内部電極の幅よりも狭く、その深さは内部電極の 端部と交差するように設けた請求項4または請求項5に 記載の多連型積層セラミックコンデンサ。

【請求項7】 切込溝の幅を、隣合う切込溝どうしの間 隔より狭くした請求項4から請求項6のいずれか1つに 記載の多連型積層セラミックコンデンサ。

【請求項8】 切込溝の底部のコーナ部分を、曲面状に した請求項4から請求項7のいずれか1つに記載の多連 型積層セラミックコンデンサ。

【請求項9】 切込溝の底面を、内方に向け曲面状にし た請求項4から請求項8のいずれか1つに記載の多連型 積層セラミックコンデンサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は積層セラミックコン デンサを単一素体内に複数個形成した多連型積層セラミ ックコンデンサに関するものである。

[0002]

【従来の技術】従来の多連型積層セラミックコンデンサ 27について、図を用いて説明する。

【0003】図11は従来の多連型積層セラミックコン デンサ27用のグリーンブロック21の展開斜視図、図 12は同グリーンブロック21の斜視図、図13は同多 連型積層セラミックコンデンサ27用のグリーンチップ 23の斜視図、図14は同多連型積層セラミックコンデ ンサ27の完成品の部分切欠き斜視図、図15は同多連 型積層セラミックコンデンサ27の完成品の平断面図で ある。図において17はグリーンシート、18は上部無 効層、19は下部無効層、20は内部電極、22は切断 線、24は外側面、25は外部電極、26a~26dは 積層セラミックコンデンサを示す。

【0004】先ず、公知の積層セラミックコンデンサの 製造方法を用い、誘電体セラミックからなるグリーンシ ート17を作製する。次に、作製したグリーンシート1 7を複数枚積層し上部無効層18と下部無効層19を作 製する。

【0005】次いで、下部無効層19面にグリーンシー ト17を積層し、その上面に図11に示すように第一層 目の内部電極20を印刷した後、その上にグリーンシー ト17を積層し第一層目の有効層とする。続いて、その 面に第一層の内部電極20と対になる第二層目の内部電 極20を所定寸法ずらして印刷し、更にその上にグリー 30 ンシート17を積層し第二層目の有効層とする。また更 に、その面に第二層目の内部電極20と対になる第一層 目と同じ第三層目の内部電極20を印刷し、その上にグ リーンシート17を積層し第三層目の有効層とする。続 いて更に、その上面に第二層目と同じ内部電極20を印 刷した後、その上にグリーンシート17を積層する。こ のようにしてグリーンシート17、内部電極20を順次 交互に複数層積層した後、最後に上部無効層18を重ね て加圧積層して図12に示すグリーンブロック21を作 製する。

【0006】作製したグリーンブロック21を切断線2 2に沿って切断、分離し図13に示すグリーンチップ2 3とした後、所定温度で焼成し焼結体(図示せず)を作 製する。得られた焼結体にバレル研磨を行い、焼結体の 内部に形成した各内部電極20の一方の端部を焼結体の 相対向する外側面24に露出させた後、露出させた各内 部電極20群を覆うように外部電極25となるペースト を塗布し、焼付けを行い、更に焼付けた外部電極25面 にメッキ処理を施し、図14に示すように四個の積層セ ラミックコンデンサ26a~26dを単一素体内に並設

50 した多連型積層セラミックコンデンサ27を完成させ

3

る。

[0007]

【発明が解決しようとする課題】しかしながら、従来の 多連型積層セラミックコンデンサ27は、図15に示す ように同一グリーンシート17面に並設した各内部電極 20はその一方の端部を多連型積層セラミックコンデン サ27の同一外側面24に露出させ、露出させた端部全 体を覆うようにして外部電極25を形成する。従って隣 合う内部電極20の一方の端部が露出した外側面24は 積層セラミックコンデンサ26a~26dを分離する有 10 効層どうしの密着面積が狭くなっており、露出した内部 電極20の端部全体を覆うように外部電極25を形成す ると、隣合う外部電極25の間隔が狭くお互いが短絡し たり、また完成品を回路基板に実装した際に、半田ブリ ッジによる短絡が生じやすくなる。これを内部電極20 より狭く外部電極25を形成すると、外部電極25と内 部電極20の接続の信頼性を低下させると共に、外部電 極25の表面にメッキ処理を行う際に内部電極20と積 層セラミックコンデンサ26a~26dを分離する有効 層の隙間からメッキ液が浸入し積層セラミックコンデン 20 サ26a~26d間の絶縁抵抗を劣化させるという問題 があった。

【0008】本発明は前記従来の問題点を解決し、隣合 う積層セラミックコンデンサ間にメッキ液の浸入を防 ぎ、絶縁抵抗の劣化を防止し、しかも内部電極と外部電 極の接続の信頼性を確保し、外部電極間で短絡が生じな い信頼性の高い多連型積層セラミックコンデンサを提供 することを目的とするものである。

[0009]

【課題を解決するための手段】前記目的を達成するため に本発明は、同一平面に複数の並設したクビレ部を有す る内部電極と有効層としての誘電体セラミック層を交互 に複数層積層し、単一素体内部に並列方向に所定間隔を 置いて複数個の積層セラミックコンデンサを並設した多 連型積層セラミックコンデンサにおいて、前記内部電極 を一個おきにその長手方向に千鳥状に配置すると共に、 内部電極のクビレ部の端部を一個おきに交互に素体の相 対向する外側面に端部を露出させ、露出させた端部全体 を覆うようにして複数対の外部電極を形成することによ り、隣合う内部電極が露出した外側面では各積層セラミ ックコンデンサを分離する有効層どうしの密着面積が広 くなり、しかも外部電極を露出させた内部電極のクビレ 部全体を覆うように形成するため、外部電極の幅が狭く ても内部電極との接続の信頼性を確保し、しかも外部電 極の表面にメッキ処理を行う際に、クビレ部と各積層セ ラミックコンデンサを分離する有効層の隙間からメッキ 液の浸入を防止することができるものである。

[0010]

【発明の実施の形態】本発明の請求項1に記載の発明

極と有効層としての誘電体セラミック層を交互に複数層 積層し、単一素体内部に並列方向に所定間隔を置いて複 数個の積層セラミックコンデンサを並設した多連型積層 セラミックコンデンサにおいて、前記内部電極を一個お きにその長手方向に千鳥状に配置すると共に、内部電極 のクビレ部の端部を一個おきに交互に素体の相対向する 外側面にそれぞれ露出させ、露出させた端部全体を覆う ようにして電気的に接続する複数対の外部電極を形成し た構成であり、これにより隣合う内部電極は交互にその 長手方向に千鳥状に配置され、そのクビレ部の端部を一 個おきに交互に素体の相対向する異なる外側面に露出さ せ、露出したクビレ部の端部全体を覆うようにして外部 電極を形成するため、クビレ部が露出した外側面では隣 合う積層セラミックコンデンサを分離する有効層どうし の密着面積が広くなり、形成する外部電極の幅を狭くし ても内部電極との接続の信頼性を確保し、狭くすること により隣合う外部電極間の短絡を防ぎ、しかも外部電極 の表面にメッキ処理を行う際に露出させたクビレ部と各 積層セラミックコンデンサを分離する有効層との隙間か らメッキ液の浸入を防止することが可能となるという作 用を有するものである。

【0011】本発明の請求項2に記載の発明は、外部電 極と接続する内部電極のクビレ部の幅寸法を、素体内部 に形成した内部電極の幅寸法より狭くした請求項1に記 載の多連型積層セラミックコンデンサであり、これによ り内部電極のクビレ部の端部が露出した外側面では隣合 う各積層セラミックコンデンサを分離する有効層どうし の密着面積が更に広くなり、外部電極どうしの短絡を防 止し、外部電極の表面にメッキ処理を行う際にメッキ液 の浸入を防止することが更に容易となる。

【0012】本発明の請求項3に記載の発明は、外部電 極の幅を素体の外側面に露出させた内部電極のクビレ部 の幅より広く形成した請求項1または請求項2に記載の 多連型積層セラミックコンデンサであり、これにより素 体の外側面に露出した内部電極のクビレ部端部の全体が 外部電極に覆われるため、隣合う積層セラミックコンデ ンサを分離する有効層の隙間からメッキ液が浸入するの を防止することが一層容易となる。

【0013】本発明の請求項4に記載の発明は、同一平 面に複数の並設した内部電極と有効層としての誘電体セ ラミック層を交互に複数層積層し、単一素体内部に並列 方向に所定間隔を置いて複数個の積層セラミックコンデ ンサを並設した多連型積層セラミックコンデンサにおい て、前記内部電極を一個おきにその長手方向に千鳥状に 配置すると共に、内部電極の一方の端部を一個おきに交 互に素体の相対向する外側面に露出しない程度まで接近 させ、素体の外側面から内部電極の端部と交差する切込 溝を設け、この切込溝の内面に前記内部電極の端部と電 気的に接続するように外部電極を形成した多連型積層セ は、同一平面に複数の並設したクビレ部を有する内部電 50 ラミックコンデンサであり、これにより素体の外側面全

体は有効層で覆われ、その外側面から内部電極に向け内部電極の端部と交差するように切込溝を設け、この切込溝の内部のみに外部電極と内部電極の接続を確保するに足りる面積の内部電極の端部を露出させるため、隣合う積層セラミックコンデンサを分離する有効層どうしの密着面積が更に広くなると共に、切込溝の内面に形成した外部電極によって内部電極の露出部は完全に覆われ、内部電極と外部電極との接続の信頼性を確保し、降合う積層セラミックコンデンサを分離する有効層と内部電極との隙間からメッキ液が浸入するのを確実に防止することが可能となると共に、降合う外部電極間の間隔が広くなり短絡の発生を防ぐことができる。

【0014】本発明の請求項5に記載の発明は、各内部 電極の一方の端部に内部電極の幅より狭い引出部を設 け、この引出部を介して内部電極を素体の外側面に露出 させ、その露出部に対し素体の外側面から内部電極と交 差するように切込溝を設け、この切込溝の内面に内部電 極の端部と電気的に接続する外部電極を形成した請求項 4に記載の多連型積層セラミックコンデンサであり、こ れにより内部電極を引出部を介して素体の外側面に露出 20 させているため、素体の外側面から内部電極の端部と交 差するように切込む切込溝の位置決めが容易になると共 に、切込溝を内部電極の端部と交差するように設けるた め、その後の外部電極の形成で内部電極と外部電極の接 続が確実なものとなり、隣合う積層セラミックコンデン サを分離する有効層と内部電極との隙間からメッキ液が 浸入するのを確実に防止することが可能となると共に、 隣合う外部電極間の間隔が広くなり短絡の発生を防ぐこ とができる。

【0015】本発明の請求項6に記載の発明は、切込溝 30の幅を内部電極引出部より広くまた内部電極の幅よりも狭く、その深さは内部電極の端部と交差するように設けた請求項4または請求項5に記載の多連型積層セラミックコンデンサであり、これにより切込溝内のみに形成される外部電極の幅は内部電極幅よりも狭く、隣合う積層セラミックコンデンサの外部電極どうし間の距離を十分広く確保できるため、多連型積層セラミックコンデンサを基板実装した際に隣合う外部電極どうし間での半田ブリッジによる短絡を防止すると共に、切込溝の幅を内部電極の幅より狭く加工することで、内部電極と外部電極の信頼性を確保し、しかもメッキ液の浸入をより確実に防止することが可能となる。

【0016】本発明の請求項7に記載の発明は、切込溝の幅を隣合う切込溝どうしの間隔より狭くした請求項4から請求項6のいずれか1つに記載の多連型積層セラミックコンデンサであり、これにより切込溝内のみに形成する外部電極は、隣合う外部電極どうし間との距離を十分に広く確保でき、多連型積層セラミックコンデンサを基板実装した際、隣合う外部電極どうし間の半田ブリッジによる短絡を防止すると共に、切込溝の幅を狭く加工50

することでメッキ液の浸入をより確実に防止することが 可能となる。

【0017】本発明の請求項8に記載の発明は、切込溝の底部のコーナ部分を曲面状にした請求項4から請求項7のいずれか1つに記載の多連型積層セラミックコンデンサであり、これにより切込溝の底部のコーナ部分に確実に外部電極用ペーストを塗布することができると共に、コーナ部分に外部電極用ペーストを塗布した際に生じやすい気泡の入り込みを抑制することが可能となり、内部電極と外部電極の接続が確実となる。

【0018】本発明の請求項9に記載の発明は、切込溝の底面を内方に向け曲面状にした請求項4から請求項8のいずれか1つに記載の多連型積層セラミックコンデンサであり、これにより切込溝の底面に確実に外部電極用ペーストを塗布することができ、内部電極と外部電極との接続が確実となる。

【0019】(実施の形態)以下、本発明の一実施の形態を図1から図10を用いて説明する。

【0020】図1は本発明のグリーンブロック6aの展開斜視図、図2は同斜視図、図3はグリーンブロック6aを切断したグリーンチップ8aの斜視図、図4は多連型積層セラミックコンデンサ12aの完成品の部分切欠き斜視図、図5は同完成品の平断面図、図6は内部電極4bに引出部5bを設けたグリーンブロック6bを切断したグリーンチップ8bの展開斜視図、図8は切込溝14を設けた多連型積層セラミックコンデンサ12bの焼結体13の斜視図、図9は同完成品の斜視図、図10は同完成品の平断面図である。

【0021】図において1はグリーンシート、2は上部無効層、3は下部無効層、4a,4bは内部電極、5aは内部電極4aのクビレ部、5bは内部電極4bの引出部、6a,6bはグリーンブロック、7は切断線、8a,8bはグリーンチップ、9は外側面、10a,10bは外部電極、11a~11hは積層セラミックコンデンサ、12a,12bは多連型積層セラミックコンデンサ、13は焼結体、14は切込溝、15は切込溝14の正十部、16は切込溝14の底部を示す。

【0022】先ず、誘電体セラミック粉末と、有機バインダー、可塑剤等からなるスラリーを用い、公知の積層セラミックコンデンサの製造方法に従ってグリーンシート1を作製する。次に、作製したグリーンシート1を複数枚積層し上部無効層2と下部無効層3を作製する。

【0023】次いで、下部無効層3上にグリーンシート1を積層し、その面に図1に示すような第一層目のクビレ部5aを有する内部電極4aを印刷する。各内部電極4aは一個おきに交互に、その長手方向に千鳥状に配置するように印刷する。その上にグリーンシート1を積層し第一層目の有効層とする。

【0024】続いて、その面に第一層目の内部電極4a

と対になる第二層目の内部電極 4 a を第一層目の内部電 極4aの長手方向に所定寸法ずらして印刷し、また更に その上にグリーンシート1を積層し第二層目の有効層と する。続けて更に、その面に第二層目の内部電極4 a と 対になる第一層目と同じ第三層目の内部電極4 a を印刷 し、その上にグリーンシート1を積層し第三層目の有効 層とする。このようにしてグリーンシート1と内部電極 4 a を順次交互に複数層した後、最後に上部無効層2を 重ね加圧積層して図2に示すグリーンブロック8bを作 製する。

【0025】その後、図3に示すように切断線7に沿っ てグリーンブロック6aを切断後、分離しグリーンチッ プ8aを得る。グリーンチップ8aの各内部電極4aは 一個おきにその長手方向に所定寸法ずらして千鳥状に配 置するように形成され、しかも隣合う内部電極4aはク ビレ部5aの端部が一個おきに交互にグリーンチップ8 aの相対向する異なる外側面9に露出した構成となって おり、同一平面に併設された内部電極4 a のクビレ部5 aの端部が露出したグリーンチップ8aの外側面9は、 隣合う積層セラミックコンデンサ11a~11dを分離 20 する有効層どうしの接着面積が広くなっている。

【0026】次に、グリーンチップ8aを所定温度で焼 成し焼結体(図示せず)を作製する。得られた焼結体に バレル研磨を行い、焼結体の内部に形成された内部電極 4 a のクビレ部5 a の端群を焼結体の外側面9に確実に 露出させた後、露出した内部電極4aのクビレ部5aの 群全体を覆うように外部電極10aのペーストの塗布焼 付けを行い、更にその表面にメッキ処理を施し、図4に 示すように積層セラミックコンデンサ11a~11dを 併設した多連型積層セラミックコンデンサ12aを完成 30 する。

【0027】上記多連型積層セラミックコンデンサ12 aは、図5に示すように内部電極4aを一個おきにその 長手方向に所定寸法ずらして千鳥状に配置すると共に、 一個おきに交互にそのクビレ部5 a の端部が相対向する 異なる外側面9に露出させているため、外側面9では隣 合う積層セラミックコンデンサ11a~11dを分離す る有効層どうしの接着面積が広くなると共に、露出した クビレ部5 a の全体を覆うように外部電極10 a を形成 しているため、外部電極10aの表面にメッキ処理を行 40 う際に、隣合う積層セラミックコンデンサ11a~11 dを分離する有効層とクビレ部5aとの隙間からメッキ 液の浸入を防止することが可能となる。これにより隣合 う積層セラミックコンデンサ11a~11dの外部電極 10aどうしの短絡を防止し、メッキ液の浸入による絶 縁抵抗の劣化を防止した信頼性の高い多連型積層セラミ ックコンデンサ12aを提供することが可能となる。

【0028】次に、図9に示す焼結体13の外側面9に 切込溝14を設け、その切込溝14の内部に外部電極1 Obを形成した多連型積層セラミックコンデンサ12b 50 寸法ずらして千鳥状に配置し、1つおきに交互に相対向

について図を用いて説明する。

【0029】公知の積層セラミックコンデンサの製造方 法に従って、図6に示すようなグリーンブロック6 bを 作製した後、切断線7に沿って切断分離しグリーンチッ プ8 bを作製する。このグリーンチップ8 bは、図7に 示すように引出部5bを設けた内部電極4bを一個おき にその長手方向に所定寸法ずらして千鳥状に配置するよ うに形成され、内部電極4bは引出部5bを介して端部 が一個おきに交互にグリーンチップ8 b の相対向する異 10 なる外側面9に露出させた構成となっており、同一平面 に併設され内部電極4bの引出部5bの端部が露出した グリーンチップ86の外側面9は、ほぼ有効層で覆われ た状態となっている。

【0030】次に、このグリーンチップ8bを所定温度 で焼成した後、図8に示すように焼結体13の両外側面 9の引出部5b位置に、多連型積層セラミックコンデン サ12bを構成する各積層セラミックコンデンサ11e ~11hの単位毎に内部電極4bの端部と交差するよう に、切込溝14の加工を行い内部電極4bの端部を切込 溝14の内部に露出させる。切込溝14の幅は内部電極 4 b の幅より狭く、かつ引出部 5 b の幅より広く、その 深さは内部電極4 bの引出部5 b側の端部と交差し、し かも対向する異なる外側面9の内部電極4bの端部と接 しないように、更に切込溝14の底部16及びコーナ部 15を曲面状に加工する。これにより全ての内部電極4 bは切込溝14の内面にのみ、外部電極10bとの接続 を確保するのに必要な一部を確実に露出させることがで きると共に、次工程で外部電極10bのペーストを塗布 する際、切込溝14の底部16及びコーナ部15に曲面 を持たせて加工したことにより、電極ペーストを切込溝 14の内面に一様に塗布することができ、切込溝14の 立上がりコーナ部分15が角張っている場合、その隅に 取り残されやすい気泡の発生を防止し、内部電極4 b と 外部電極10b間で良好な電気的接続状態を確保するこ とができる。

【0031】その後、加工した切込溝14の内面に図9 に示すように外部電極10bを設けるが、外部電極10 bを焼結体13の上下平面と同一平面となるように形成 する。外部電極10bの面が平らであるため多連型積層 セラミックコンデンサ12aの完成品を実装する、回路 基板の半田付けランド寸法の設計が容易となり、更に形 成した外部電極10bの幅を内部電極4bの幅より狭 く、また隣合う外部電極10bの間隔より狭く、しかも 切込溝14の内部にのみ設けるため、隣合う外部電極1 0 b との絶縁距離を十分広く確保でき、多連型積層セラ ミックコンデンサ12bを基板に実装した際、隣合う外 部電極10 b間の半田ブリッジによる短絡を防止するこ

【0032】また、内部電極4bをその長手方向に所定

する外側面9の切込溝14の内部に露出させているため に、外側面9付近では各積層セラミックコンデンサ11 e~11hを分離する有効層どうしの接着面積がより広 くなると共に、外部電極10bで覆われた内部電極4b の端部と有効層の隙間からメッキ液の浸入防止には更に 有効となり得る。よって隣合う積層セラミックコンデン サ11e~11h間の絶縁抵抗の劣化を防止し信頼性の 高い多連型積層セラミックコンデンサ12bを提供する ことが可能となる。

【0033】尚、本実施の形態では、内部電極4bの一 10 方の端部に引出部5bを設けたが、焼結体13の内部に 形成された内部電極4bの位置が外部から判定できる表 示を行うことで引出部5bを除くことは可能となる。

[0034]

【発明の効果】以上本発明によれば、同一平面に複数の 並設したクビレ部を有する内部電極と有効層としての誘 電体セラミック層を交互に複数層積層し、単一素体内部 に並列方向に所定間隔を置いて複数個の積層セラミック コンデンサを並設した多連型積層セラミックコンデンサ において、前記内部電極を一個おきにその長手方向に千 20 鳥状に配置すると共に、内部電極のクビレ部の端部を一 個おきに交互に素体の相対向する外側面にそれぞれ露出 させ、露出させた端部全体を覆うようにして電気的に接 続する複数対の外部電極を形成することにより、素体の 外側面では隣合う積層セラミックコンデンサを分離する 有効層どうしの接着面積が広くなり、外部電極の表面に メッキ処理を行う際に内部電極と有効層との隙間からメ ッキ液の浸入を防止することが可能となり、隣合う積層 セラミックコンデンサ間の絶縁抵抗の劣化を防止し、し かも内部電極と外部電極との接続の信頼性を確保し、完 30 成品を回路基板に実装する際において、隣合う外部電極 どうしの短絡を防止することのできる信頼性の高い多連 型積層セラミックコンデンサを得ることができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態の多連型積層セラミック コンデンサのグリーンブロックの展開斜視図

【図2】同グリーンブロックの斜視図

【図3】 同グリーンブロックを切断した四連型積層セラ ミックコンデンサのグリーンチップの斜視図

【図4】同四連型積層セラミックコンデンサの完成品の 40 部分切欠き斜視図

【図5】同四連型積層セラミックコンデンサの完成品の

【図6】同内部電極に引出部を設けた四連型積層セラミ ックコンデンサのグリーンチップの斜視図

【図7】同内部電極に引出部を設けた四連型積層セラミ ックコンデンサのグリーンチップの展開斜視図

【図8】同切込溝を入れた四連型積層セラミックコンデ ンサの焼結体の斜視図

【図9】同切込溝を入れた四連型積層セラミックコンデ ンサの完成品の斜視図

【図10】同切込溝を入れた四連型積層セラミックコン デンサの完成品の平断面図

【図11】従来の多連型積層セラミックコンデンサのグ リーンブロックの展開斜視図

【図12】同グリーンブロックの斜視図

【図13】同グリーンブロックを切断した四連型積層セ ラミックコンデンサのグリーンチップの斜視図

【図14】同四連型積層セラミックコンデンサの完成品 の部分切欠き斜視図

【図15】同四連型積層セラミックコンデンサの完成品 の平断面図

【符号の説明】

1 誘電体グリーンシート

2 上部無効層

3 下部無効層

4 a , 4 b 内部電極

5 a クビレ部

5 b 引出部

6a, 6b グリーンブロック

7 切断線

8a, 8b グリーンチップ

9 外側面

10a, 10b 外部電極

11a, 11b, 11c, 11d, 11e, 11f, 1

1g, 11h 積層セラミックコンデンサ

12a, 12b 多連型積層セラミックコンデンサ

13 焼結体

14 切込溝

15 切込溝のコーナ部

16 切込溝の底部

17 誘電体グリーンシート

18 上部無効層

19 下部無効層

20 内部電極

21 グリーンブロック

22 切断線

23 グリーンチップ

24 外側面


25 外部電極


26a, 26b, 26c, 26d 積層セラミックコン デンサ

27 多連型積層セラミックコンデンサ


【図1】

- 1 新電体グリーンジー! 4a 内部電極 2 上部無効層 な クビレ部
- 3 下部無効層






【図2】



【図5】


Ja クビレ部


【図3】





[図4]


44 内部电极 10a 外部電極 11a~11d 積層セラミック コンテンサ




















【図12】




【図13】



【図14】



【図15】



フロントページの続き

F ターム(参考) 5E001 AB03 AC02 AC03 AD03 AF00

AF06 AH01 AH05 AH06 AH09

AJ01 AJ02 AZ01

5E082 AA01 AB03 BC35 BC36 CC02

EE04 EE16 EE35 EE42 FG06

FG26 FG52 FG54 GG10 GG28

нн43 јј03 јј05 јј21 јј23

LL02 LL03 MM22 MM24 MM26

PP09